引言
ENC28J60是Microchip Technology（美國(guó)微芯科技公司）近期推出的28引腳獨(dú)立以太網(wǎng)控制器。
在此之前，嵌入式系統(tǒng)開(kāi)發(fā)可選的獨(dú)立以太網(wǎng)控制器都是為個(gè)人計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的，如RTL8019、AX88796L、DM9008、 CS8900A、LAN91C111等。這些器件不僅結(jié)構(gòu)復(fù)雜，體積龐大，且比較昂貴。目前市場(chǎng)上大部分以太網(wǎng)控制器的封裝均超過(guò)80引腳，而符合 IEEE 802.3協(xié)議的ENC28J60只有28引腳，既能提供相應(yīng)的功能，又可以大大簡(jiǎn)化相關(guān)設(shè)計(jì)，減小空間。
圖1 ENC28J60的硬件連接
1 結(jié)構(gòu)和功能
采用業(yè)界標(biāo)準(zhǔn)串行外設(shè)接口(SPI)的以太網(wǎng)控制器ENC28J60具有以下主要特征：
◆ 符合IEEE 802.3協(xié)議。內(nèi)置10 Mbps以太網(wǎng)物理層器件（PHY）及媒體訪(fǎng)問(wèn)控制器（MAC），可按業(yè)界標(biāo)準(zhǔn)的以太網(wǎng)協(xié)議可靠地收發(fā)信息包數(shù)據(jù)。
◆ 具有可編程過(guò)濾功能。特殊的過(guò)濾器，包括Microchip的可編程模式匹配過(guò)濾器，可自動(dòng)評(píng)價(jià)、接收或拒收Magic Packet，單播（Unicast）、多播（Multicast）或廣播（Broadcast）信息包，以減輕主控單片機(jī)的處理負(fù)荷。
◆ 10 Mbps SPI接口。業(yè)界標(biāo)準(zhǔn)的串行通信端口，使得低至18引腳的8位單片機(jī)也具有網(wǎng)絡(luò)連接功能。
◆ 可編程8 KB雙端口SRAM緩沖器。以高效的方式進(jìn)行信息包的存儲(chǔ)、檢索和修改，以減輕主控單片機(jī)的內(nèi)存負(fù)荷。該緩沖存儲(chǔ)器提供了靈活可靠的數(shù)據(jù)管理機(jī)制。
2 硬件設(shè)計(jì)
ENC28J60的硬件設(shè)計(jì)需要注意復(fù)位電路時(shí)鐘振蕩器，振蕩器啟動(dòng)定時(shí)器，時(shí)鐘輸出引腳，變壓器、終端和其他外部器件，輸入/輸出電平等幾個(gè)方面。（圖1可供參考）
2.1 復(fù)位電路
ENC28J60有上電復(fù)位(Power-on Reset)功能，RESET引腳上的低電平使ENC28J60進(jìn)入復(fù)位模式；RESET引腳內(nèi)部有弱上拉電阻。ENC28J60的硬件連接如圖1所示。
2.2 時(shí)鐘振蕩器
ENC28J60需要一個(gè)25 MHz的晶振，接在OSC1和OSC2腳上；也可由外部時(shí)鐘信號(hào)來(lái)驅(qū)動(dòng)。此時(shí)3.3 V的外部時(shí)鐘接在OSC1腳上，OSC2斷開(kāi)或者通過(guò)一個(gè)電阻接地來(lái)降低系統(tǒng)噪聲。
2.3 振蕩器啟動(dòng)定時(shí)器
ENC28J60內(nèi)部有一個(gè)振蕩器啟動(dòng)時(shí)鐘OST(Oscillator Startup Timer)，上電7 500個(gè)時(shí)鐘周期(300 μs)，OST期滿(mǎn)后內(nèi)部的PHY方能正常工作。這時(shí)不能發(fā)送或者接收?qǐng)?bào)文。上位機(jī)可通過(guò)檢測(cè)ENC28J60內(nèi)部ESTAT寄存器中的CLKRDY位的狀態(tài)來(lái)決定是否可設(shè)置發(fā)送或接收?qǐng)?bào)文。
需要注意的是，當(dāng)ENC28J60上電復(fù)位或者從PowerDown模式下喚醒時(shí)，必須檢測(cè)ESTAT寄存器中的CLKRDY是否置位。只有CLKRDY置位后才能發(fā)送、接收?qǐng)?bào)文，訪(fǎng)問(wèn)相關(guān)寄存器。
2.4 時(shí)鐘輸出引腳
CLKOUT引腳可為系統(tǒng)中的其他設(shè)備提供時(shí)鐘源。上電后CLKOUT引腳保持低電平，復(fù)位結(jié)束后OST計(jì)數(shù)。OST期滿(mǎn)后，CLKOUT輸出頻率為6.25 MHz的時(shí)鐘。
時(shí)鐘輸出功能通過(guò)ECOCON寄存器禁止、調(diào)整和使能。時(shí)鐘輸出可設(shè)置為1、2、3、4、8分頻，上電后默認(rèn)為4分頻。ECOCON寄存器配置改變以后，CLKOUT引腳有80～320 ns的延遲(保持低電平)，然后按照設(shè)定輸出固定頻率的時(shí)鐘信號(hào)。
軟件或者RESET引腳上的復(fù)位信號(hào)不會(huì)影響ECOCON寄存器的狀態(tài)。PowerDown模式也不會(huì)影響時(shí)鐘的輸出。當(dāng)禁止時(shí)鐘輸出時(shí)，CLKOUT引腳保持低電平。
2.5 變壓器、終端和其他外部器件
為了實(shí)現(xiàn)以太網(wǎng)接口ENC28J60，需要幾個(gè)標(biāo)準(zhǔn)的外部器件： 脈沖變壓器、偏置電阻、儲(chǔ)能電容和去耦電容。
差分輸入引腳(TPIN+/TPIN-)，需要一個(gè)1∶1變比的脈沖變壓器來(lái)實(shí)現(xiàn)10baseT。差分輸出引腳(TPOUT+/TPOUT -)，需要一個(gè)變比為1∶1、帶中心抽頭的脈沖變壓器。變壓器需要有2 kV或更高的隔離能力，防靜電。對(duì)變壓器的詳細(xì)要求請(qǐng)參考芯片手冊(cè)第16章“電氣特性”。每個(gè)部分都需要通過(guò)2個(gè)50 Ω、精度為1%的電阻和1個(gè)0.01 μF的電容串聯(lián)后接地。
筆者采用的是中山漢仁公司的集成以太網(wǎng)隔離變壓器RJ45插座HR901170A。
所有的供電引腳(VDD、VDDOSC、VDDPLL、VDDRX、VDDTX)必須接在外部的同一個(gè)3.3 V電源上；同理，所有的地(VSS、VSSOSC、VSSPLL、VSSTX)必須接在同一個(gè)外部地上。每個(gè)供電引腳和地之間應(yīng)當(dāng)接1個(gè)0.1 μF的陶瓷電容去耦（電容要盡可能接近供電引腳）。
驅(qū)動(dòng)雙絞線(xiàn)接口需要較大的電流，所以電源線(xiàn)應(yīng)盡可能寬，與引腳的連接盡可能短，以降低電源線(xiàn)內(nèi)阻的消耗。
2.6 輸入輸出電平
ENC28J60是一個(gè)3.3 V的CMOS器件，但它設(shè)計(jì)得非常容易統(tǒng)一到5 V系統(tǒng)中去：SPI、CS、 SCK、SI輸入和RESET引腳一樣，都可承受5 V電壓。當(dāng)SPI和中斷輸入與3.3 V驅(qū)動(dòng)的CMOS輸出不兼容時(shí)，可能需要一個(gè)單向的電平轉(zhuǎn)換器。74HCT08 (四與門(mén)), 74ACT125(四三態(tài)緩沖器)和許多具有TTL電平輸入的5 V CMOS緩沖器芯片都可以提供所需的電平轉(zhuǎn)換。
2.7 LED配置
LEDA和LEDB引腳在復(fù)位時(shí)支持極性自動(dòng)檢測(cè)。既可直接驅(qū)動(dòng)LED，又可灌電流驅(qū)動(dòng)。復(fù)位時(shí)ENC28J60檢測(cè)LED的連接，并按照 PHLCON寄存器的默認(rèn)設(shè)置來(lái)驅(qū)動(dòng)。運(yùn)行過(guò)程中的LED極性轉(zhuǎn)換直到下一次系統(tǒng)復(fù)位后才能被檢測(cè)到。LEDB的連接比較特殊，在復(fù)位過(guò)程中檢測(cè)它的連接，決定如何初始化PHCON1寄存器的PDPXMD位。如果LEDB直接驅(qū)動(dòng)LED，則PHCON1.PDPXMD位被清零，PHY工作在半雙工模式；如果LEDB吸收反向電流點(diǎn)亮LED，則PHCON1.PDPXMD被置位，PHY工作在全雙工模式；如果LEDB沒(méi)有連接，則 PHCON1.PDPXMD復(fù)位后的值不確定。這時(shí)主控制器必須適當(dāng)設(shè)置該位，以使PHY工作在所需的狀態(tài)(半雙工或全雙工)。
3 軟件接口
3.1 SPI接口
SPI接口( Serial Peripheral Interface )是一種同步、全雙工串行接口，基于主從配置，是一個(gè)4線(xiàn)接口——主出/從入(MOSI)，主入/從出(MISO)，串行時(shí)鐘(SCK)，從機(jī)選擇(SSEL)。
在同一總線(xiàn)上可以有多個(gè)主機(jī)或者從機(jī)，但同一時(shí)刻只能有一個(gè)主機(jī)和一個(gè)從機(jī)能夠進(jìn)行通信。在一次數(shù)據(jù)傳輸過(guò)程中，數(shù)據(jù)是同步進(jìn)行發(fā)送和接收的：主機(jī)向從機(jī)發(fā)送1字節(jié)數(shù)據(jù)，從機(jī)也向主機(jī)返1字節(jié)數(shù)據(jù)。數(shù)據(jù)傳輸原則上是全雙工的；但實(shí)際上，大多數(shù)情況下只有一個(gè)方向上的數(shù)據(jù)流包含有意義的數(shù)據(jù)。
SPI格式的主要特性是SCK信號(hào)的無(wú)效狀態(tài)和相位，數(shù)據(jù)傳輸?shù)臅r(shí)鐘由主機(jī)提供。常用的時(shí)鐘設(shè)置基于時(shí)鐘極性(CPOL)和時(shí)鐘相位 (CPHA)兩個(gè)參數(shù)，CPOL定義SPI串行時(shí)鐘的活動(dòng)狀態(tài)，而CPHA定義相對(duì)于從機(jī)輸出數(shù)據(jù)位的時(shí)鐘相位。CPOL和CPHA的設(shè)置決定了數(shù)據(jù)取樣的時(shí)鐘沿。
取決于CPOL和CPHA的設(shè)置不同，SPI共有4種模式，如表1所列。
表1 SPI的4種模式
3.2 ENC28J60與單片機(jī)的連接
ENC28J60與微控制器MCU的連接是通過(guò)SPI實(shí)現(xiàn)的，支持10 Mbps。對(duì)于沒(méi)有SPI接口的芯片可通過(guò)用I/O口模擬SPI接口的方式實(shí)現(xiàn)。ENC28J60僅支持SPI模式0,0。
微控制器可通過(guò)SPI接口發(fā)送命令，訪(fǎng)問(wèn)ENC28J60的寄存器或讀寫(xiě)接收/發(fā)送緩沖區(qū)，完成相關(guān)操作。復(fù)位也可通過(guò)SPI接口由軟件實(shí)現(xiàn)，軟件復(fù)位不影響RESET引腳的狀態(tài)。
ENC28J60有兩個(gè)中斷輸出，分別用于事件中斷觸發(fā)和網(wǎng)絡(luò)喚醒主機(jī)。
CPU采用LPC2138用宏定義實(shí)現(xiàn)SPI口讀寫(xiě)操作。SOSPDR為SPI數(shù)據(jù)寄存器，該雙向寄存器為 SPI提供發(fā)送和接收的數(shù)據(jù)，發(fā)送數(shù)據(jù)通過(guò)寫(xiě)該寄存器提供，SPI接收的數(shù)據(jù)可從該寄存器讀出。SOSPSR為SPI狀態(tài)寄存器。在對(duì)SPI接口進(jìn)行操作之前需對(duì)其初始化。下面給出讀/寫(xiě)SPI接口的源代碼。
#define READSPI( Val )
{
S0SPDR = 0x00;
while( 0 == (S0SPSR & 0x80));
Val = S0SPDR;
}
#define WRITESPI( Val )
{
if ( 0 == (S0SPSR & 0x40) ) {
S0SPDR = Val;
while( 0 == (S0SPSR & 0x80) );
}
}
亦可用LPC2138的SSP來(lái)連接ENC28J60，需將其設(shè)置為SPI模式。應(yīng)當(dāng)注意到SSP有8幀的收/發(fā) FIFO，如果處理不當(dāng)將造成讀/寫(xiě)錯(cuò)誤。因?yàn)榫彌_區(qū)的存在可能破壞讀/寫(xiě)ENC28J60的時(shí)序。
對(duì)于沒(méi)有SPI接口的單片機(jī)可采用普通I/O口模擬的方法實(shí)現(xiàn)SPI主機(jī)。此時(shí)須注意靜態(tài)時(shí)時(shí)鐘的無(wú)效狀態(tài)和相位，以及輸出數(shù)據(jù)位出現(xiàn)的時(shí)間；對(duì)ENC28J60操作期間片選必須保持有效(低電平)，操作結(jié)束后返回低電平。根據(jù)ENC28J60的讀/寫(xiě)波形很容易寫(xiě)出模擬SPI主機(jī)的程序。筆者曾在AT89S51上實(shí)現(xiàn)了模擬SPI主機(jī)讀/寫(xiě)MCP2515的操作。
4 結(jié)論
筆者在LPC2138+ENC28J60+HR901170A平臺(tái)上實(shí)現(xiàn)了以太網(wǎng)通信。相對(duì)于其他方案，該系統(tǒng)極為精簡(jiǎn)。對(duì)于沒(méi)有開(kāi)放總線(xiàn)的單片機(jī)，雖然有可能采用模擬并行總線(xiàn)的方式連接其他以太網(wǎng)控制器，但不管從效率還是性能上，都不如用SPI接口或采用通用I/O口模擬SPI接口連接 ENC28J60的方案。
可以看出，ENC28J60是極具特色的獨(dú)立以太網(wǎng)控制器：SPI接口使得小型單片機(jī)也能具有網(wǎng)絡(luò)連接功能；集成MAC和PHY無(wú)需其他外設(shè)；具有可編程過(guò)濾功能，可自動(dòng)評(píng)價(jià)、接收或拒收多種信息包，減輕了主控單片機(jī)的處理負(fù)荷；內(nèi)部繼承可編程的8 KB雙端口SRAM緩沖器，操作靈活方便。不足之處為僅支持10baseT。
